免费无码不卡视频在线观看-日本人妻巨大乳挤奶水-国产精品国产精品国产专区不卡-大学生高潮无套内谢视频

電子方案開發供應鏈平臺
一鍵發布任務
獲取驗證碼
返回

發布成功


贊賞作者

贊賞金額:

  • ¥2
  • ¥5
  • ¥10
  • ¥50
  • ¥100
  • ¥200

支付金額:5

支付方式:

微信支付

贊賞成功!
你的贊賞是對作者最大的肯定~?

當前位置 : 首頁 > 方案訊 > 方案訊詳情
PCB設計走線的常規規范要求有哪些?
發布時間:2022-12-14 閱讀量:1804 來源:我愛方案網整理 作者:我愛方案網

印制電路板的設計是以電路原理圖為根據,實現電路設計者所需要的功能。印刷電路板的設計主要指版圖設計,需要考慮外部連接的布局、內部電子元件的優化布局、金屬連線和通孔的優化布局、電磁保護、熱耗散等各種因素。優秀的版圖設計可以節約生產成本,達到良好的電路性能和散熱性能。

 

1、為滿足國內板廠生產工藝能力要求,常規走線線寬≥4mil0.1016mm(特殊情況可用3.5mil,即0.0889mm);小于這個值會極大挑戰工廠生產能力,報廢率提高。  

 

2、走線不能出線任意角度走線挑戰廠商生產能力,很多蝕刻銅線時候出現問題,推薦45°或135°走線,如圖3-21所示。      

 

PCB設計走線的常規規范要求有哪些?

 

圖3-21任意角度走線和135°走線  

 

3、如圖3-22,同一網絡不宜90°直角或銳角走線,一般是PCB布線中要求盡量避免的情況,也幾乎成為衡量布線好壞的標準之一,直角走線會使傳輸線的線寬發生變化,造成阻抗的不連續,造成信號的反射,尖端產生EMI影響線路。    

 

PCB設計走線的常規規范要求有哪些?

 

圖3-22 直角銳角走線  

 

4、焊盤的形狀一般都是規則的,如BGA的焊盤是圓形的、QFP的焊盤是長圓形的、CHIP件的焊盤是矩形的等。但實際做出的PCB,焊盤卻不規則,可以說是奇形怪狀。以R0402電阻封裝的焊盤為例,如圖3-23所示,規則焊盤出線之后,在生產時候工藝偏差,會變成實際焊盤,是原矩形焊盤的基礎上加了一個小矩形焊盤組成的,不規則,出線了異形焊盤。    

 

PCB設計走線的常規規范要求有哪些?

 

圖3-23焊盤的實際制作效果  

 

如果在0402電阻封裝的兩個焊盤對角分別走線,加上PCB生產精度造成的阻焊偏差(阻焊窗單邊比焊盤大0.1mm),會形成如圖3-24左圖所示的焊盤。在這樣的情況下,電阻焊接時由于焊錫表面張力的作用,會出現如圖3-24右圖一樣的不良旋轉。   

 

PCB設計走線的常規規范要求有哪些?

 

圖 3-24 不良出線造成器件容易旋轉  

 

采用合理的布線方式,焊盤連線采用關于長軸對稱的扇出方式,可以比較有效地減小CHIP元件貼裝后的不良旋轉。如果焊盤扇出的線也關于短軸對稱,還可以減小CHIP元件貼裝后的漂移。如圖3-25所示。  

      

PCB設計走線的常規規范要求有哪些?

 

PCB設計走線的常規規范要求有哪些?

 

圖3-25 器件的出線  

 

5、相鄰焊盤是同網絡的,不能直接連接,需要先連接處焊盤之后再進行連接,如圖3-26所示,直鏈容易在手工焊接的時候造成連焊。

 

PCB設計走線的常規規范要求有哪些?

 

圖3-26 相鄰同網絡焊盤的鏈接方式  

 

6、連接器管教拉線需要從焊盤中心拉出再往外走,不可出現其他的角度,避免在連接器拔插的時候把線撕裂,如圖3-27所示。 

   

PCB設計走線的常規規范要求有哪些?


圖3-27連接器的出線   

 

7、差分走線       

 

差分信號和普通的單端信號走線相比,最明顯的優勢體現在抗干擾能力強、能有效抑制EMI、時序定位精確。對于PCB工程師來說,最關注的還是如何確保在實際走線中能完全發揮差分走線的這些優勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求,那就是“等長、等間距”。等長是為了保證兩個差分信號時刻保持相反極性,減少共模分量;等間距則主要是為了保 證兩者差分阻抗一致,減少反射。     

 

很多設計師認為保持等間距比匹配線長更重要。PCB差分走線的設計中最重要的規則就是匹配線長,其它的規則都可以根據,設計時根據實際應用進行靈活處理。如圖3-28所示列出了常見差分對內線長的匹配方式。 

   

PCB設計走線的常規規范要求有哪些?

 

圖3-28 常用差分對內線長匹配方式  

 

8、蛇形線  

 

蛇形線是Layout中經常使用的一類走線方式。其主要目的就是為了時序匹配。設計者首先要有這樣的認識:蛇形線會破壞信號質量,改變傳輸延時,布線時要盡量避免使用。但實際設計中,為了保證信號有足夠的保持時間,或者減小同組信號之間的時間偏移,往往不得不故意進行繞線。  

 

信號在蛇形走線上傳輸時,相互平行的線段之間會發生耦合,呈差模形式,S越小,則耦合程度也越大。可能會導致傳輸延時減小,以及由于串擾而大大降低信號的質量。  

 

所以我們在走差分線的時候應該注意盡量增加平行線段的距離(S),至少大于3WW是指走線的線寬,只要S足夠大,就幾乎能完全避免相互的耦合效應。如圖3-29所示     

 

PCB設計走線的常規規范要求有哪些?

 

圖3-29 蛇形走線Gap間距要求

 

關于我愛方案網

 

我愛方案網是一個電子方案開發供應鏈平臺,提供從找方案到研發采購的全鏈條服務。找方案,上我愛方案網!在方案超市找到合適的方案就可以直接買,沒有找到就到快包定制開發。我愛方案網積累了一大批方案商和企業開發資源,能提供標準的模塊和核心板以及定制開發服務,按要求交付PCBA、整機產品、軟件或IoT系統。更多信息,敬請訪問http://www.4hymn.com


文章評論

您需要登錄才可以對文章進行評論。

沒有賬號?立即注冊

最新活動
意見反饋
取消