【導(dǎo)讀】Xilinx打破隔代領(lǐng)先怪圈，在20nm節(jié)點(diǎn)再創(chuàng)兩大行業(yè)第一：20nm FPGA業(yè)內(nèi)第一個(gè)投片，行業(yè)第一個(gè)20nm ASIC級可編程架構(gòu)(UltraScale)FPGA。相對競爭產(chǎn)品，該器件提前一年實(shí)現(xiàn)1.5至2倍的系統(tǒng)級性能和可編程系統(tǒng)集成度。
自FPGA首次問世以來，ASIC設(shè)計(jì)業(yè)第一次感受到了絲絲涼意，原因無它，賽靈思公司(Xilinx)今日正式宣布推出行業(yè)內(nèi)首個(gè)20nm ASIC級可編程架構(gòu)（UltraScale）FPGA。這種FPGA從架構(gòu)上大幅優(yōu)化了FPGA相對ASIC的兩大固有弱點(diǎn)：功耗大、速度慢，不僅大幅拉近了FPGA與ASIC的性能差距，而且還提供了ASIC所無法提供的三大優(yōu)勢：無昂貴NRE成本、可小批量采購和實(shí)時(shí)供貨。
最新20nm UltraScale FPGA不僅使得Xilinx可以延續(xù)28nm工藝一系列行業(yè)創(chuàng)新，而且得以在20nm工藝節(jié)點(diǎn)再創(chuàng)兩大行業(yè)第一：半導(dǎo)體和PLD行業(yè)首款20nm FPGA器件投片；行業(yè)第一個(gè)ASIC級可編程架構(gòu)UltraScale。這些具有里程碑意義的行業(yè)第一發(fā)布，延續(xù)了賽靈思在28nm領(lǐng)域投片首款器件以及在All Programmable SoC、All Programmable 3D IC和SoC增強(qiáng)型設(shè)計(jì)套件上所實(shí)現(xiàn)的一系列行業(yè)第一的優(yōu)勢。
圖1：賽靈思UltraScale架構(gòu)：行業(yè)第一個(gè)ASIC級可編程架構(gòu),可從20nm平面晶體管結(jié)構(gòu)工藝向16nm乃至FinFET晶體管技術(shù)擴(kuò)展，從單芯片向3D IC擴(kuò)展。它不僅能解決整體系統(tǒng)吞吐量擴(kuò)展限制的問題和時(shí)延問題，而且直接應(yīng)對先進(jìn)節(jié)點(diǎn)芯片性能方面的最大瓶頸問題——互連。
賽靈思公司可編程平臺產(chǎn)品部高級副總裁Victor Peng指出：“我們制定了業(yè)界最積極的20nm投片計(jì)劃，我相信，和最接近的競爭產(chǎn)品相比，賽靈思在在高端器件上遠(yuǎn)遠(yuǎn)領(lǐng)先至少一年的時(shí)間，而在中端器件上則領(lǐng)先至少半年左右。當(dāng)你結(jié)合采用臺積(TSMC)技術(shù)和我們的UltraScale架構(gòu)，并通過我們的Vivado設(shè)計(jì)套件進(jìn)行協(xié)同優(yōu)化，我們相信將比競爭對手提前一年實(shí)現(xiàn)1.5至2倍的系統(tǒng)級性能和可編程系統(tǒng)集成——相當(dāng)于領(lǐng)先競爭產(chǎn)品整整一代。”
賽靈思同臺積合作，就像28HPL（高性能低功耗）開發(fā)過程一樣，把高端FPGA的要求注入20SoC開發(fā)工藝之中。賽靈思和臺積公司在28nm工藝節(jié)點(diǎn)上的通力協(xié)作，讓賽靈思成為行業(yè)第一個(gè)28nmAll Programmable FPGA、SoC和3D IC器件的推出者，把賽靈思推上了性價(jià)比和功耗、可編程系統(tǒng)集成以及降低材料清單（BOM）成本方面領(lǐng)先一代的地位。現(xiàn)在，賽靈思已經(jīng)將這種行之有效的行業(yè)領(lǐng)先合作模式從28nm擴(kuò)展到20nm，推出了行業(yè)首個(gè)ASIC級可編程架構(gòu)—UltraScale。
最新開發(fā)的UltraScale架構(gòu)包括20nm平面晶體管結(jié)構(gòu)工藝和16nm乃至FinFET晶體管技術(shù)擴(kuò)展，包括單芯片和3D IC。它不僅能解決整體系統(tǒng)吞吐量擴(kuò)展限制的問題和時(shí)延問題，還能直接應(yīng)對先進(jìn)節(jié)點(diǎn)芯片性能方面的最大瓶頸問題—互連。
現(xiàn)在，人們需要采用一種創(chuàng)新型的架構(gòu)來管理每秒數(shù)百Gbps信息流的系統(tǒng)性能，以及在全線速下進(jìn)行智能處理的能力，并可擴(kuò)展至Tb級流量和每秒10億次浮點(diǎn)運(yùn)算（teraflop）級的計(jì)算能力。單憑提升每個(gè)晶體管或系統(tǒng)模塊的性能，或者增加系統(tǒng)模塊數(shù)量，都不足以實(shí)現(xiàn)上述目標(biāo)，因此必須從根本上提高通信、時(shí)鐘、關(guān)鍵路徑以及互連技術(shù)，以實(shí)現(xiàn)行業(yè)新一代高性能應(yīng)用（如圖3所示），滿足海量數(shù)據(jù)流和智能數(shù)據(jù)包、DSP或圖像處理等要求。
UltraScale架構(gòu)FPGA主要威脅的是高性能大容量ASIC市場，它目前主要針對四大高性能Smarter應(yīng)用：OTN聯(lián)網(wǎng)、數(shù)字視頻、無線通信和雷達(dá)。OTN聯(lián)網(wǎng)線速正在從100Gbps向400Gbps和1Tbps發(fā)展，包處理線速要求大于400Gbps；數(shù)字視頻清晰度正在從1080p向4K/2K和8K發(fā)展，數(shù)據(jù)流速遠(yuǎn)大于5Tbps；無線通信正在從3G向LTE和LTE-Advanced發(fā)展，I/O和存儲器帶寬要求大于5Tbps；雷達(dá)正在從無源陣列向有源陣列和數(shù)字陣列發(fā)展，要求DSP性能大于7 TMACs。
Xilinx公司全球高級副總裁湯立人（Vincent Tong）說：“這些快速增長的IP數(shù)量正在對運(yùn)算器件的性能提出更高的需求，而電信運(yùn)營商或制造商又希望系統(tǒng)BOM和功耗更低，要滿足以上相互矛盾的需求，現(xiàn)有的Virtex-7、Kintex-7和Virtex-7系列FPGA已經(jīng)有些力不從心，這是我們開發(fā)UltraScale架構(gòu)FPGA的主要原動力。”
圖2：Xilinx公司全球高級副總裁湯立人（Vincent Tong）
UltraScale架構(gòu)通過在全面可編程的架構(gòu)中采用尖端ASIC技術(shù)，可解決如下挑戰(zhàn)：1）針對海量數(shù)據(jù)流而優(yōu)化的寬總線支持多兆兆位(multi-terabit)吞吐量；2）多區(qū)域類似ASIC的時(shí)鐘、電源管理和下一代安全性；3）高度優(yōu)化的關(guān)鍵路徑和內(nèi)置的高速存儲器串聯(lián)，打破DSP和包處理的瓶頸；4）第二代3D IC系統(tǒng)集成芯片間帶寬的步進(jìn)功能；5）高I/O和存儲器帶寬，提供動態(tài)時(shí)延縮短和3D IC寬存儲器優(yōu)化接口；6）Vivado工具消除布線擁堵和協(xié)同優(yōu)化，器件利用率超過90%，且不會影響性能。
UltraScale FPGA性能大大超越今天的7系列FPGA。湯總表示：“以前2個(gè)Virtex-7只能實(shí)現(xiàn)200Gbps MuxSAR OTN交換，但今天1個(gè)UltraScale FPGA就可以實(shí)現(xiàn)400Gbps MuxSAR OTN交換，在系統(tǒng)功耗和成本不變情況下，性能提升了2倍；以前1個(gè)Virtex-7只能用于實(shí)現(xiàn)200Gbps MAC to Interlaken橋接器，但今天1個(gè)Virtex UltraScale FPGA就可以實(shí)現(xiàn)400Gbps MAC to Interlaken，系統(tǒng)性能提升了2倍，雖然系統(tǒng)BOM增長了44%，但系統(tǒng)功耗卻減少了25%；如用于256通道超聲圖像處理，以前需要4個(gè)Kintex-7，現(xiàn)在只需要2個(gè)Kintex UltraScale，不僅系統(tǒng)BOM降低了40%，系統(tǒng)功耗降低了50%，而且性能還提升了30%。”
湯總透露，首批推出的UltraScale器件將是Virtex UltraScale和Kintex UltraScale，將來再視市場需求推出ZYNQ UltraScale。UltraScale FPGA不僅進(jìn)一步擴(kuò)展賽靈思目前市場領(lǐng)先的28nm Virtex和Kintex FPGA以及3D IC產(chǎn)品系列，而且還將成為未來Zynq UltraScaleAll Programmable SoC的基礎(chǔ)。
此外，UltraScale器件還將通過新的高性能架構(gòu)需求實(shí)現(xiàn)下一代更智能系統(tǒng)，其中包括：1）提供智能包處理和流量管理功能的400G OTN；2）支持智能波束形成的4X4混合模式LTE和WCDMA Radio；3）支持智能圖形增強(qiáng)和識別的4K2K和8K顯示器；4）面向智能監(jiān)視與偵察（ISR）的最高性能系統(tǒng)；5）面向數(shù)據(jù)中心的高性能計(jì)算應(yīng)用。
湯總表示：“Virtex UltraScale主要面向的目標(biāo)應(yīng)用有：400G OTN交換、400G轉(zhuǎn)發(fā)器、400G MAC to Interlaken橋接器、2x100G復(fù)用轉(zhuǎn)發(fā)器、ASIC原型設(shè)計(jì)，Kintex UltraScale主要面向的目標(biāo)應(yīng)用有：4x4多模無線電、100G流量管理器NIC、超高視頻處理、256通道超聲和48通道收發(fā)雷達(dá)處理。”
賽靈思公司CEO Moshe Gavrielov表示：“隨著賽靈思行業(yè)首款20nm產(chǎn)品的投片、首個(gè)ASIC級UltraScale架構(gòu)、第一個(gè)SoC增強(qiáng)型Vivado設(shè)計(jì)套件，以及支持Smarter 系統(tǒng)設(shè)計(jì)的不斷擴(kuò)展的IP、C和ARM處理器解決方案的發(fā)布，賽靈思再一次擴(kuò)大了PLD產(chǎn)業(yè)的價(jià)值和市場覆蓋面。同時(shí)，我們也提前競爭產(chǎn)品一年為客戶帶來了領(lǐng)先一代的價(jià)值優(yōu)勢。”
支持UltraScale架構(gòu)FPGA的Vivado設(shè)計(jì)套件早期試用版現(xiàn)已開始供貨。首批UltraScale器件將于2013年第四季度開始發(fā)貨。
相關(guān)閱讀：
Xilinx業(yè)界首款20nm ASIC級All Programmable架構(gòu)詳解
FAQ：Xilinx首個(gè)20nm ASIC級UltraScale FPGA
