發(fā)布成功
已關(guān)閉
項目程序功能介紹
1. 功能描述
本文檔所說的軟件指的基于FPGA 開發(fā)的Verilog程序。也是后期交付的源碼結(jié)構(gòu)
該程序?qū)崿F(xiàn)：
1) 配置CMV4000寄存器，正確初始化CMV4000。
2) 解析sensor 輸出的lvds 串行數(shù)據(jù)，把像素RAW數(shù)據(jù)合并打包轉(zhuǎn)成SFP+ 所需要的格式數(shù)據(jù)。
3) 正確配置XCVR IP 實現(xiàn)10G 高速數(shù)據(jù)傳輸。
2. 性能
該程序通過配置CMV4000寄存器，實現(xiàn)CMV4000 輸出圖像按照滿幀率180fps(10bit)/37fps(12bit)的速度輸出一副圖像，在FPGA 內(nèi)部做行級別的延遲，直接通過SFP+ 接口輸出給主板，從圖像輸出到主板完全接收到一幀圖像，延遲盡可能控制在5.55ms以內(nèi)，實際可能各種原因，有少許差別，以實際測試為準。
程序開放了部分讀寫寄存器，可供主板寫入控制信息和讀取子板狀態(tài)。
sensor的寄存器配置接口需要開發(fā)完成。
需要交付系統(tǒng)時序圖，以及核心模塊的接口時序圖。
3. 故障以及信息提示
子板圖像分辨率，行讀出時間 幀讀出時間，已上傳幀數(shù)等統(tǒng)計信息供主板讀取。
配置sensor完成標志，各個模塊工作工狀態(tài)指示。
SPI 接口是否連接正常指示信息。
sensor沒有輸出數(shù)據(jù)的timeout 中斷。
包括以上且并僅限于以上的信息錯誤提示。
1. 功能描述
本文檔所說的軟件指的基于FPGA 開發(fā)的Verilog程序。也是后期交付的源碼結(jié)構(gòu)
該程序?qū)崿F(xiàn)：
1 實現(xiàn)B板上4通道數(shù)據(jù)通過AVALON總線傳輸?shù)紻DR，
2 例化PCIe inst,和上位機實現(xiàn)基本數(shù)據(jù)通信。
3 實現(xiàn)DMA 操作，把DDR數(shù)據(jù)讀出送給PCIe,
4 實現(xiàn)PCIe 控制A卡以及B卡寄存的讀和寫。
2. 性能
4路sfp并行采樣需要實現(xiàn)(共享DDR)。
需要交付系統(tǒng)時序圖，以及核心模塊的接口時序圖
1、我愛方案網(wǎng)是會員制服務，服務商通過競標后即可聯(lián)系雇主；
2、項目預算與報價不代表最終成交價格，成交價以雙方協(xié)商為準；
3、平臺提供設計項目對接服務，希望促成高效合作，對交易雙方不收取傭金，謝謝留意！
